DC-DC降压芯片是否具有输入和输出压差范围要求?

在LDO应用中,会有一个输入和输出压力范围的概念,例如AMS1117,压差电压的典型值为1.1V,也就是说,输入至少比输出高1.1V,以支持所需的输出。在我之前写的一篇文章“ LDO和DC-DC入门理解”中,我们可以理解LDO依靠内部电路分压来实现降压输出,而DC-DC是通过“间歇供电”实现的。降压输出。那么,DC-DC降压电路的输入和输出是否需要压差?考虑一个场景:一个Buck芯片的工作电压范围为2.7-5.5V,现在它需要该芯片输出3.3V / 2A。当输入电压为5V时,芯片在满载时可以输出3.3V。当输入电压仅为3.5V时,芯片还能正常输出3.3V / 2A吗?这个问题的实质是在DC-DC降压电路中,在输入和输出规格范围内,芯片的占空比是否受到限制,以及导通损耗是一个问题。理论上,当芯片的开关周期达到100%时,DC-DC实际上是一个“直通”电路。状态,即输出电压等于输入电压。当然,在实际应用中,芯片的占空比不会达到完整的100%,并且由于芯片上集成或外部MOSFET的导通电阻以及输出电感上的Rdc会存在电压差在实际输出电压和输入电压之间。以JW5092为例,当输入为4.7V时,它可以输出3.3V / 2A,但是当输入为4.0V时,它仍然可以满载输出吗?首先,根据能量守恒,我们知道(Vin-Vout)* ton = Vout * toff,因此Vout = Vin * D,D是“开”的占空比。在转换期间。考虑到MOS晶体管导通内部电阻Rds和电感内部电阻RL,我们可以得到:Vout = Vin * D- Iout x(Rds(ON)+ RL)检查规格-Vin = 4V时(如果输出)为2A时,暂时忽略电感选择中的内部电阻差异,则:可以看出,当输入为4.0V时,JW5092在满载时无法输出3.3V / 2A。因此,在DC-DC降压电路中,实际输出电压必须等于输入电压。减去在Buck芯片中的集成或外部MOSFET的Rds(on)上产生的压降和输出电感器的Rdc,包括由于占空比有限而无法完全加载输出的情况。负载越重,输出电压越低。当您的输入和输出压差范围很小,但是您仍然需要满载输出时,请考虑一种声称占空比高达100%的芯片!免责声明:本文内容经21ic授权后发布,版权归原作者所有。该平台仅提供信息存储服务。本文仅代表作者的个人观点,并不代表该平台的立场。如有任何疑问,请与我们联系,谢谢!